DBinary的回答
我不知道那么多学CS的同学有没有想过一个很反直觉的问题，尽管我们所学的绝大部分数据结构,编程语言,都围绕在CPU的架构设计中,然而就现实物理世界而言，CPU处理数据，其实并不高效，甚至可以说CPU只是被设计成了一种很方便编程的一种模式，但在很多的的计算层面,很多时候它即耗电,也低效。
为了说明这一点,我们举一个这样的例子,你正在做一个实验，你想测试一篮子鸡蛋从五楼摔在地上会摔成什么样子，显然的你可以直接把整篮子的鸡蛋从五楼直接倒下去，再去看鸡蛋们摔成什么样，而不是一个一个往下丢，等上个鸡蛋摔烂了再扔下一个。
前者很像GPU的工作模式,而后者则很像CPU的工作模式
我们现实世界本身就是一个并行的世界，当你从五楼倒鸡蛋的那一刻，鸡蛋甲不管摔成什么样都改变不了鸡蛋乙的结局，你只管倒鸡蛋，剩下的都是物理规则要考虑的问题，并不需要你来指导万有引力怎么做功。
同样的事情发生在数学表达式上，比如你需要计算
这是一个非常常见的计算表达式,我们可以说 你不管算成什么样,都不会影响 的结果,所以在电路层级,它的模型可以被设计成类似这个样子
我们可以所a,b,c,d是可以同时计算的,但如果我们先不讨论乱序发射和并行优化,经典的CPU模型,需要先计算 再计算 ...然后再将它们一步一步加起来
你可能会问了,为什么CPU要这样设计,实际上还是资源的锅,例如在上面的例子中,如果你希望a,b,c,d能够同时计算,你就需要多个乘法器和加法器,而这些都需要占用芯片的面积资源,但下面你完全可以复用这些乘法器和加法器,然后节省下更多的资源来支持更多的功能.因此,CPU为了实现更好的通用运算,显然不可能为某个单一需求耗费大量的物理资源上去.
时至今日，GPU在架构上已经几乎属于GPGPU（General Purpose Computing on GPU）其身份已经在相当程度偏向于通用计算而不是图形处理。并行是GPU的一大优势。
但现在我们思考一个问题，不论是CPU还是GPU，我们处理的绝大部分计算，都是IO密集型计算，目前流行的架构中，都需要从外部存储设备中调取资源进行计算
你会发现哪怕GPU拥有再多的核心，再快的运算速度，但是运算的数据仍然需要从DDR中获取，但在大部分情况下，不论是CPU还是GPU，其运算速率都会受制于与DDR总线的通讯速率，而其中通讯总线严格来说本质上是串行的，你太不可能直接连线到ddr中的每一个cell，不论是经济上还是存储的物理位置可能导致的通讯相位差异上，都不是一个好主意。那么如果我们有一个计算需求是串行的，你会发现GPU运算的并行也会退化成串行。
你会发现这样一个矛盾的点，
比如说我们有一个非常复杂的任务X，当然了，绝大多数复杂的任务，都可以分解为简单任务比如1,2,3,4,5
因为是串行的任务,所以GPU的并行根本派不上用场,而经典的CPU,受制于其运算资源和寄存器,仍然傻傻的完成任务1,然后任务2,任务3.......,然后再完成所有任务之后再取下一个数据,重复这个过程
如果我们要将这个任务x,重复几千万遍,你会发现这是相当低效的,但是如果我们用专属的电路,这个电路能够在一个时钟周期内完成特定的简单任务时,你会发现效率提高了很多
因为这个时候数据可以源源不断的送入进来,电路处理完自己得任务,将数据送给下一个电路就行了,当这个任务x重复的次数越多,其运算优势将会越明显并越接近数据的理论通讯带宽.
这就是经典的流水线结构,尽管CPU也有经典的5级流水线结构在处理复杂任务时仍然心有余而力不足,这个时候,ASIC或者说异构的FPGA,就能在从中获得巨大的运算优势.可以说不论是并行还是串行,同等工艺和材料水平下的定制化电路设计都是性能的理论天花板.
但这在近期注定也无法普及,毕竟不是人人家里都有一台光刻机,并且其开发和设计难度,也会远大于用上层语言设计搓代码。
但如果真有一天，打印芯片就像现在我们打印照片一样简单，家家都有一台光刻机的时候，那时我们的编程方式，也注定迎来巨大的变革。
相关文章
